资深数字前端设计工程师
岗位职责：
1． 根据模块规格要求， 定义和设计模块结构并编写 design spec 及 test plan， 完成模块详细设计；
2． 使用 verilog 编写 rtl 级代码， 并完成仿真验证；
3． 能够编写 C 程序支持搭建 FPGA 测试平台进行芯片级测试验证；
4． 进行数字模块的芯片综合， 时序分析及后仿真；
5． 编写完整的设计和验证报告。
任职要求
1.电子类相关专业， 本科及以上学历；
2.5 年左右数字电路设计工作经验；
3.熟悉 linux 系统和 Candence/Synopsys 软件， 熟悉一种脚本语言；
4.熟练掌握 Verilog 数字电路硬件编程语言；
5.熟悉整个 IC 设计流程；
6.熟悉 FPGA 验证平台；
7.具有良好的英文表达， 交流和写作能力；
8.具有良好的团队合作精神。
福利待遇：
包括薪资、 奖金、 补贴、 五险一金、 年假及股权。 取决于您的经验、 能力和对公司的贡献级别。 具体面议。
工作地点：
山东省淄博市高新区中润大道158号MEMS1号楼608室
